Dovoľujeme si oznámiť, že dňa
18. 12. 2014 o 11.00 hod.
sa uskutoční na Fakulte informatiky a informačných technológií STU v Bratislave
Ilkovičova 2, v miestnosti 5.08 obhajoba dizertačnej práce
Ing. Jána Hudeca
| Názov dizertačnej práce: | Príspevok k metódam a algoritmom automatického generovania funkčných testov procesorov Contribution to the Methods and Algorithms of Automatic Generation of Functional Tests for Processors |
| Odbor: | 9.2.9 Aplikovaná informatika |
Školiteľ:
- doc. RNDr. Elena Gramatová, PhD., FIIT STU v Bratislave
Oponenti dizertačnej práce:
- Ing. Marcel Baláž, PhD. - ÚI SAV, Bratislave
- prof. Ing. Karel Vlček, CSc. – FAI UTB ve Zlíně
Abstrakt:
Dizertačná práca je zameraná na automatické generovanie funkčných testov procesorov. Funkčné testy sú predovšetkým generované hlavne nad architektúrou inštrukčného súboru a opisom procesora v jazyku pre opis hardvéru. Takéto testy sú kategorizované ako softvérovo založené testy. Metrika pre ich ohodnotenie je definovaná pokrytím kódu opisu procesora a použitím simulátora na jej vypočítanie. Bola vyvinutá a implementovaná nová metóda na automatické generovanie testov s využitím modelov procesorov vo VHDL a genetických algoritmov s adaptáciou na rôzne evolučné stratégie. Nová funkcia fitness ako aj nová metóda pre generovanie štartovacieho testu (prvá populácia) boli navrhnuté a implementované. Hlavný prínos je v efektívnej aplikácii genetických algoritmov s rôznymi genetickým operátormi v adaptívnom režime a s použitím najnovšie definovanej evolučnej stratégie. Funkčnosť a efektívnosť je demonštrovaná na RISC procesore DP32 opísaného vo VHDL a jeho inštrukčnom súbore s použitím simulátora ModelSim a metriky pokrytia kódu.
The dissertation thesis is aimed at automatic functional test generation methods for processors. The functional tests are mainly generated over an instruction set architecture and processor description in a language for hardware description. Such tests are categorized as software-based tests. A metric for their quality evaluation is obviously defined by code coverage of a described processor and used simulation tool with its calculation. A new automatic test generation method has been developed based on VHDL processor models and genetic algorithms with adaptation of various evolutionary strategies. In addition a specific fitness function and a new method for creation of a starting test (the first population) have been proposed and implemented. The main contribution is in the effective application of different genetic algorithms with various genetic operators in the adaptive mode using the latest evolutionary strategy definition. Functionality and effectiveness have been demonstrated on DP32 RISC type processor in VHDL and its instruction set using ModelSim simulator and the code coverage metric.
Autoreferát dizertačnej práce 
zaslaný do vedeckého časopisu Information Sciences and Technologies - Bulletin of ACM Slovakia
Dizertačná práca je k nahliadnutiu na Študijnom oddelení FIIT STU.
