Prejsť na obsah
dizertácie

Dovoľujeme si oznámiť, že dňa

19. 1. 2011 o 11:00

sa bude konať na Ústave informatiky SAV v Bratislave, Dúbravská cesta 9 - Patrónka
v miestnosti č. 102 na 1. posch. obhajoba dizertačnej práce

Ing. Rolanda Dobaia

Názov dizertačnej práce:     Generovanie testov pre asynchrónne sekvenčné digitálne obvody
Odbor:     9.2.9 Aplikovaná informatika

Školiteľ:

  • doc. RNDr. Elena Gramatová, CSc., Ústav počítačových systémov a sietí, FIIT STU v Bratislave

Oponenti dizertačnej práce:

  • doc. Ing. Zdeněk Kotásek, CSc., Ústav počítačových systémů,FIT VUT Brno, ČR
  • prof. Ing. Milan Kolesár, CSc., Ústav počítačových systémov a sietí, FIIT STU v Bratislave

Abstrakt:

    Dizertačná práca sa zaoberá generovaním testu pre asynchrónne sekvenčné digitálne obvody a prispieva k ich časovo a cenovo efektívnemu otestovaniu, nepriamo podporí ich rozsiahlejšie využitie, čo pozitívne ovplyvní výkon, spotrebu či elektromagnetické vyžarovanie budúcich digitálnych obvodov. Hlavným vedeckým prínosom práce je návrh nového generátora optimálneho testu pre asynchrónne sekvenčné digitálne obvody rôzneho typu bez zväčšenia plochy na čipe. Ďalšími prínosmi sú identifikovanie nevhodných prechodov hodnôt pred generovaním testu, zníženie počtu vygenerovaných testovacích vektorov pre kombinačnú časť, efektívne zabezpečenie aktivácie poruchy na úrovni jednoduchých logických členov, šírenie poruchového signálu na výstupy najkratším testom a zrýchlenie poruchovej simulácie. Experimentálne výsledky overili generovanie optimálneho testu (z hľadiska dĺžky) s kvalitným pokrytím porúch aj bez aplikovania metódy pre zvýšenie testovateľnosti. Navrhnuté metódy môžu byť použité pre rozmanitejšiu škálu obvodov v porovnaní s ostatnými súčasnými generátormi testu, a pritom ich efektívnosť zaručuje aj rýchle zostavenie testu.

    The dissertation thesis is aimed at test generation for asynchronous sequential digital circuits, contributes to their time- and cost-effective testing, and indirectly supports their wider application, which improves the performance, the power consumption and the electromagnetic emission of future digital circuits. The main scientific contribution is design of the new test generator (optimized for test length and area overhead) for wide spectrum of asynchronous sequential digital circuits. The contributions are identification of unacceptable signal transitions before test generation, reduced number of generated test patterns for combinational representation, effective state justification on the gate level, fast (optimized for test length) sequential fault propagation to outputs and effective fault simulation. Experimental results confirmed the generation of optimal tests with good fault coverage and without application of any method for increasing the testability. The developed methods can be used with wider spectrum of circuits than other recently developed test generators, and at the same time their effectiveness ensures fast test generation.

    Autoreferát dizertačnej práce zaslaný do vedeckého časopisu Information Sciences and Technologies - Bulletin of ACM Slovakia

Dizertačná práca je k nahliadnutiu na Študijnom oddelení FIIT STU.